Pablo Ibáñez. Dirección de trabajos fin de estudios

Trabajos Fin de Máster (TFM)

Dirigidos

2018 Agustín Navarro Torres. Caracterización en memoria de la suite de Benchmarks SPEC CPU2017
2014 Javier Díaz Maag. Selección de contenidos basada en reuso para caches compartidas en exclusión
2010 Jorge Albericio Latorre. Prebúsqueda adaptativa en un chip multiprocesador
2009 Alfonso Marquina Céspedes. Influencia de la organización de la memoria principal sobre la prebúsqueda hardware de datos. Trabajo para obtención DEA.

Trabajos Fin de Grado (TFG)

Dirigidos

2024 Hugo Mateo Trejo. Adaptación de una base de datos tiempo real distribuida para un sistema de control masivo (SCADA)
2022 Noelia Oliete Escuín. Detección de reuso en LLC mediante filtros Bloom
2021 Javier Salamero Sanz. Implementación de prebuscadores de cache para el procesador RISC-V DRAC
2020 José Félix Longares Moreno. Análisis de estrategias de mejora del rendimiento en simulaciones hidráulicas transitorias
2020 Lorién López Villellas. Método Paralelo para la Resolución de Ecuaciones de Ligadura para Moléculas Lineales con Ramificaciones Laterales Idénticas
2018 Rubén Langarita Benítez. Método paralelo de resolución de ecuaciones de ligadura para moléculas lineales
2017 Fernando de Santos Loriente. Aplicación móvil para el cálculo de las necesidades hídricas en el cultivo de maíz en España
2016 Carlos Escuín Blasco. Diseño y evaluación de las memorias cache para un chip multicore alimentado a muy baja tensión
2016 Agustín Navarro Torres. Diseño y evaluación de las memorias cache para un chip multicore alimentado a muy baja tensión

Ponente

2023 Jorge Lisa Laborda. Simulador de Mil Camas

Proyectos Fin de Carrera (PFC)

Dirigidos

2008 Jorge Albericio Latorre. Caracterización de Biobench/Bioparallel en una jerarquía de memoria moderna
2007 Alfonso Marquina Céspedes. Caracterización de memorias dinámicas ciclo a ciclo y aplicación al diseño hardware de un controlador de memoria
1999 José Ignacio Lafuente Botella. SIMFO. Simulador Fuera de Orden de un procesador superescalar SPARC V9
1998 Belén Estrada Ramos. Simulación de jerarquías de memoria: muestreo y paralelización
1997 Javier Díaz Maag. Estudio del rendimiento de memorias cache mediante modelos de área y tiempo
1996 Luis Jimeno Ochoa. Simulación Avanzada de jerarquías de memoria
1994 Juan Alvaro Fuentes Moreno. Diseño de un gestor de memoria virtual paginada para el sistema operativo MINIX sobre i486

Ponente

2010 Santiago Marco Sola. Análisis y optimización de gem: una librería para el análisis e indexación de información genética

Página principal