gaz

  • Aumentar fuente
  • Fuente predeterminada
  • Disminuir fuente
Home PFCs y Trabajos de Fin de Master PFCs / TFMs terminados
PFCs / TFMs terminados

Re-Configuración Dinámica de Redes en un Laboratorio Docente

E-mail Imprimir PDF

Título: Re-Configuración Dinámica de Redes en un Laboratorio Docente


Director:
Juan Segarra


Ponente:


Perfil:
Ing. Informática o Ing. Telecomunicación


Requisitos:
Interés en realizar el PFC y en redes de comunicaciones


Resumen:
El laboratorio de redes (A1.02) dispone de diversos equipos de interconexión de redes así como del cableado necesario para recrear diversos escenarios de funcionamiento. El PFC consiste en montar dinámicamente distintas topologías de red con distintos protocolos de encaminamiento y configuraciones de equipos sin tener que modificar el cableado. En particular se trabajará con el encaminador domestico de bajo coste Linksys WRT54GL con el firmware de código abierto OpenWRT que le confiere la funcionalidad de encaminador profesional.


El PFC es una buena oportunidad para aprender de forma práctica y profundizar en diversas tecnologías de Redes de Comunicaciones que normalmente sólo se ven en teoría.


Duración:
3 meses + memoria


Lugar: Laboratorio de Redes A1.02


Más detalles:
Pequeña dotación económica. Para más información contactar con Juan Segarra o con Enrique Torres


Fecha de publicación : 18/3/2009

Última actualización el Viernes, 25 de Noviembre de 2011 11:14
 

Desarrollo de fases de compilación para descubrir el tiempo de ejecución de peor caso

E-mail Imprimir PDF

Título: Desarrollo de fases de compilación para descubrir el tiempo de ejecución de peor caso


Director:
Juan Segarra ( Esta dirección electrónica esta protegida contra spam bots. Necesita activar JavaScript para visualizarla , D0.16) y Víctor Viñals


Ponente:


Perfil:
Ingeniero en Informática


Requisitos:
Gusto por la tecnología de compilación y los sistemas de tiempo real


Resumen:
El 98% de procesadores en 2008 fueron para sistemas empotrados, muchos de ellos con requisitos de tiempo real. El software
para sistemas empotrados suele tener ciertos requisitos temporales y de tamaño, lo cual conlleva un especial cuidado en su compilación y optimización. Para sistemas de tiempo real, una vez se dispone del ejecutable, éste ha de ser analizado para
obtener su tiempo de ejecución en el peor caso. Este proceso requiere información que maneja internamente el compilador
pero no queda explícita en el ejecutable final, con lo que recuperarla es muy complejo.
El objetivo de este proyecto es implementar una serie de pasos (fases en la terminología usual de compiladores) que obtengan
la información necesaria directamente en el proceso de compilación: reusos de bloques de memoria, número máximo de
iteraciones en bucles, etc. Para ello se usará la infraestructura de compilación LLVM. LLVM es una tecnología modular que permite implementar pasos de compilación de forma sencilla en C++. Con la información recopilada en estos pasos se
rellenarán tablas de datos que permitirán analizar con posterioridad los programas compilados.
Este análisis posterior se realiza mediante programación lineal o programación lógica, ya que, usando paradigmas de
programación imperativa u orientada a objetos, es difícil expresar los algoritmos apropiados. Así, una posible extensión sería generar los programas lógicos/lineales a partir de las tablas de datos generadas por el compilador.
LLVM: http://llvm.org/
Programación Lógica: http://eclipseclp.org/, http://eclipseclp.org/examples/sudoku.ecl.txt
Programación Lineal: http://lpsolve.sourceforge.net/5.5/lp‐format.htm


Duración:
6 meses


Lugar: gaZ lab (Dpto. Informática e Ingeniería de Sistemas)


Más detalles:
Es posible complementar este proyecto con una Beca Colaboración del Ministerio de Educación para el curso 2010/2011.


Fecha de publicación : 28/9/2010

 

PFC: Depuración y mejora de un sistema empotrado para la monitorización de cocinas de inducción

E-mail Imprimir PDF

El PFC ha modificado el núcleo del sistema operativo Linux de un sistema empotrado de monitorización de un electrodoméstico para corregir porblemas de comunicación sistema/electrodoméstico surgidos por restricciones tiempo real, evitando usar una solución hardware más costosa. Además se han obtenido las latencias de los componentes hardware / núcleo Linux para evaluar la viabilidad de futuras ampliaciones con restricciones duras de tiempo real.

Se ha diseñado un sistema de mantenimiento del software que aumenta la fiabilidad del sistema en casos de fallos externos, como cortes de luz. Este sistema restaura versiones usadas anteriormente del software y de los drivers del Sistema Operativo cuando el sistema falla y no es capaz de recuperarse. Permite cambiar las funcionalidades del software sin modificar el sistema instalado, simplemente con sustituir una tarjeta SD. Con este sistema se reducen los costes de reparación y servicio técnico del sistema de monitorización.

Se han realizado medidas de rendimiento para evaluar el uso de los recursos del sistema y concluir si el hardware está correctamente dimensionado para los requisitos del software. Estas mediciones son especialmente útiles para futuros desarrollos tanto en esta plataforma como en similares.


El PFC se ha realizado en colaboración con la empresa Pariver y grupo BSH

Director: José Luis Briz

 

PFC: Memorias cache en FPGas

E-mail Imprimir PDF


  • Título: Realización y estudio de memorias cache en una plataforma FPGA
  • Palabras clave: Diseño hardware, FPGAs, memoria cache.
  • Descripción: una FPGA es un dispositivo hardware programable que permite realizar diseños rápidamente a partir de una placa de propósito general que puede configurarse para implementar el circuito digi-tal deseado. En este PFC trabajaremos con una FPGA que incluye un procesador completo PowerPC. El proyecto busca en primer lugar el diseño, simulación e implementación de una memoria cache para dicho procesador. Una vez alcanzado este primer objetivo, se utilizará la flexibilidad de la plataforma para simular con gran velocidad y precisión la sensibilidad de la tasa de aciertos a los parámetros relevantes de la cache: tamaño, asociatividad, tamaño de bloque, etc.
  • Más información: (proyecto_cache.pdf), Javier Resano, javier1dacya.ucm.es y Víctor Viñals, victorunizar.es


Última actualización el Jueves, 03 de Abril de 2014 11:19