Let me introduce myself:

 

kike_c_s


grupo de arquitectura de Zaragoza (gaZ)
Departamento de Informática e Ingeniería de Sistemas (DIIS)
Instituto de Investigación en Ingeniería de Aragón (I3A)
Universidad de Zaragoza


Contact Information
Ada Byron Building
University of Zaragoza
Department of Computer Science
C/María de Luna, 1
50018 Zaragoza (Spain).


room D.0.15
email: enrique.torres at unizar.es
phone: +34 976 762102 (don’t phone, use email!)
fax: +34 976 761914

I am an assistant professor in the Computer Science and Systems Engineering Department (DIIS) at the University of Zaragoza, Spain.

During 2008-2009 I was on sabbatical leave for study and research at the University of California in Berkeley, where I was a member of the International Computer Science Institute (ICSI). I had the privilege of working with Krste Asanović and David A. Patterson. I participated in the ParLab at UC Berkeley and in the RAMP project, developing FPGA-based parallel architecture emulators.

My research interests include processor microarchitecture, memory hierarchy, and parallel computer architecture. I am member of the Aragon Institute of Engineering Research (I3A) and the European HiPEAC NoE. More details about my research and background can be found at the gaZ page.

I’m teaching Conceptos básicos de redes and Subsistemas de Entrada/salida y periféricos in Computer Engeniering. Also teaching Procesadores para dominios específicos and Programación orientada a prestaciones in the Master en Ingeniería de Sistemas e Informática.


Main Publications

The papers below are subject to ACM, IEEE, or other copyrights as noted in the paper’s text.
  • “Store Buffer Design for Multibanked Data Caches”
    E. Torres, P. Ibáñez, V. Viñals and J.M. Llabería
    IEEE Transactions on Computers October 2009, vol. 58 no. 10, pp.1307-1320. ISSN: 0018-9340. link
  • “Store Buffer Design in First-Level Multibanked Data Caches”
    E. Torres, P. Ibáñez, V. Viñals and J.M. Llabería
    32nd Annual International Symposium on Computer Architecture (ISCA 2005), Madison, Wisconsin USA, June 4-8, 2005, pp. 469-480.
    IEEE Computer Society Press (ISBN 0-7695-2270-X/05) pdf
  • “Contents Management in First-Level Multibanked Data Caches”
    E. Torres, P. Ibáñez, V. Viñals and J.M. Llabería
    10th International Euro-Par Conference, LNCS 3149, pp 516-524. August/September 2004. pdf
  • “Counteracting Bank Missprediction in Sliced First-Level Caches”
    E. Torres, P. Ibáñez,V. Viñals and J.M. Llabería
    9th International Euro-Par Conference, LNCS 2790, pp 586-596. August 2003 pdf
  • “Alternativas de Diseño en Memoria Cache de Primer Nivel Multibanco”
    E. Torres
    Tesis Doctoral. Dpto. Informática e Ingeniería de Sistemas, U. de Zaragoza. Junio 2005. pdf

Master Tesis Students (need updating)

  • 2009 – Lorena Dominguez Barrio – Portaretratos inteligente, acceso a servicios en red desde dispositivos de bajas prestaciones

Former Students (need updating)

  • 2009 – Miguel Angel Montañes Laborda – “Estudio, Implementación, y Optimización de un algoritmo de segmentación basado en modelos de color sobre plataforma GPU” – 9,2 – UZ.”Real-Time GPU Color-Based Segmentation of Football Players” submitted to Journal of Real-Time Image Processing
  • 2008 – Carlos Vara Callau – “Programación y optimización de código de propósito general sobre GPUs utilizando CUDA” – Matricula de Honor – Emprendedor
  • 2008 – Héctor Mainar Molinés – “Entorno de Creación de Actividades Educativas para Nintendo DS” – 8 – Fútbol Emotion.
  • 2007 – Juan Antonio Victorio Ferrer – “Vatios: Simulador de Procesador con Estimación de Potencia” – 9 – Hewlett-Packard Lab Barcelona.
  • Juan Antonio Victorio, Enrique F. Torres Moreno y Victor Viñals Yúfera, “Vatios: Simulador de Procesador con Estimación de Potencia”,
    XVIII Jornadas de Paralelismo (II Congreso Español de Informática, CEDI 2007), Zaragoza (España). 12-14 Sept. 2007.
    Actas pp. 115-122, ISBN vol 1: 978-84-9732-672-8. ISBN obra completa: 978-84-9732-593-6. pdf
  • 2007 – Francisco Sanmartín Gómez – “Encaminadores de Código Abierto: Aplicaciones a la docencia Universitaria” – 9 – i-Optics
  • Francisco Sanmartín, Enrique Torres, Juan Segarra y Unai Arronategui, “El uso de encaminadores domésticos en el entorno docente”,
    XVIII Jornadas de Paralelismo (II Congreso Español de Informática, CEDI 2007), Zaragoza (España). 12-14 Sept. 2007.
    Actas pp. 939-946, ISBN vol 1: 978-84-9732-672-8. ISBN obra completa: 978-84-9732-593-6. pdf
  • 2001 – Fernando Latorre Salinas – “Simulador Fuera de Orden de un Procesador Superscalar SPARC v9 con ejecución especulativa” – 9,5 – Intel Barcelona Research.
  • F. Latorre, E.F. Torres, P. Ibáñez y V. Viñals,
    “Generación Precisa de Caminos Especulativos sobre Shade (SPARC v9)”,
    XII Jornadas de Paralelismo, Valencia (España).
    pp. 21-26, 3-4 Sept. 2001. ps
  • 1999 – Olaya Pastor Ibáñez – Medidas de Rendimiento en Pentium con Contadores Hardware: Métodos e Interpretación – 9 – ?
  • E.F. Torres, J.L. Briz, O. Pastor y V. Viñals,
    “Aplicaciones Multimedia  en Pentium-II: Impacto en el rendimiento de su Cache de Datos”,
    En actas de X Jornadas de Paralelismo, Murcia (España). pp. 51-54, 13-15 Sept. 1999. pdf
  • 1998 – Javier Vicente Chueca – “Diseño de un manejador (driver) para un escáner USB en entorno Microsoft Windows” – 10 – ?